

D.35/78
programmierbarer Frequenz-
teiler, TTL-Technik


DIGITALSCHALTUNG

OBERRAT ALBRECHT HERMANN (Quelle: RFZ/FFS)

Programmierbarer Frequenzteiler mit D 192/D 193 (siehe auch D 35/78 und D 36/78)

Wirkungsweise:

Die synchronen dekadischen (D 192) und binären (D 193) Vor- und Rückwärtszähler der TTL-D 100-Reihe sind über ihre Dateneingänge im BCD-Kode programmierbar (Eingang auf H = log. 1, Eingang auf L = log. 0) und gestatten dadurch einen einfachen Aufbau programmierbarer Frequenzteiler. Jede L/H-Flanke an den Zähleringängen (CU, CD) stellt den Zähler um 1 vor oder zurück. Durch interne Dekoder wird beim Erreichen des Zählerstandes 9 (D 192) bzw. 15 (D 193) beim Vorwärtszählen bzw. des Zählerstandes 0 beim Rückwärtszählen der nächste L-Potential-Impuls am Zähleringang auf den sonst auf H-Potential liegenden jeweiligen Übertragsausgang (PU, PD) durchgeschaltet. Die an den Dateneingängen anliegende Information wird durch L-Potential am Ladeeingang in den Zähler übernommen. So lange das L-Potential anliegt, ist der Zähler gesperrt und bleibt auf dem einprogrammierten Stand stehen. So lange am Rückstelleingang H-Potential anliegt, bleibt der Zähler auf Null stehen.



Hinweise zur Anwendung:

- Je nach der Aufgabenstellung für einen Frequenzteiler, nämlich
- soll der Zählerstand ausgewertet oder angezeigt werden und in welcher Form
- welche maximale Eingangsfrequenz ist erforderlich
- wird eine Voreinstellung des Zählerstandes gewünscht

ergeben sich verschiedene Schaltungen mit

- Verwendung interner oder externer Dekoder zur Gewinnung des Lade- bzw. Rückstellimpulses
- Programmierung des Zählers durch externe Dekoder oder über die Dateneingänge
- Gewinnung des Ladeimpulses aus dem Übertragsimpuls direkt oder mit zusätzlichen Schaltungen.

In den folgenden Applikationsbeispielen sind derartige Schaltungen aufgeführt, wobei jeweils für den ungünstigsten Fall (worst case) die maximale Eingangsfrequenz ermittelt wurde. Bei günstigem Aufbau nach HF-technischen Gesichtspunkten erreicht man mit Schaltkreisen aus der DDR-Fertigung um 10...50% höhere Eingangsfrequenzen.

Teilverhältnisse über 10:1 bzw. 16:1 erreicht man durch Kettenschaltung mehrerer Zähler, d.h. der Übertragsausgang eines Zählers wird mit dem entsprechenden Zähleringang des Zählers für die nächst höhere Dekade verbunden (sog. asynchroner Zählbetrieb).

Nicht benötigte Eingänge (außer R) sind auf H-Potential zu legen, ein nicht benötigter Rückstelleingang ist mit Masse zu verbinden.

Applikationsbeispiel 1: Frequenzteiler mit Programmierung und Rückstellung über externe Dekoder

Wirkungsweise: Der Zähler zählt von Null aus vorwärts und wird beim Erreichen der durch den Dekoder vorgegebenen Zahl z auf Null zurückgesetzt.




Vorteil: An die Datenausgänge anschließbare BCD-zu-7-Segment-Dekoder bzw. BCD-zu-1-aus-10-Dekoder erlauben eine unkomplizierte direkte Anzeige des Zählerstandes.

Nachteile:

- Erhöhter Aufwand durch externen Dekoder
- Nur durch Dekoderumbau umzuprogrammieren
- relativ langsam

Teilerverhältnis $t = z$ (durch Dekoder vorgegeben)

a) ohne Voreinstellung



Beim Erreichen des Zählerstandes z gibt der Dekoder L-Potential ab und setzt über die Ladeeingänge CP die Zähler auf die an den Dateneingängen anliegende Null (Dateneingänge mit Masse verbunden) zurück.

Maximale Eingangsfrequenz: $f_{\max} = \frac{1}{63 \text{ ns} + n \cdot 26 \text{ ns} + m \cdot 37 \text{ ns}}$

n = Anzahl der in die Rückstellung einbezogenen D 192/D 193,

m = Anzahl der durch ein Signal im Dekoder maximal zu durchlaufenden Gatter (D 100 ... D 130)

Im Beispiel eines Teilers 60 : 1 ist $n = 1$ und $m = 1$, somit $f_{\max} \approx 7,9 \text{ MHz}$ (worst case).

b) mit Voreinstellung

Beim Erreichen des Zählerstandes z gibt der Dekoder H-Potential ab und setzt die Zähler über die Rücksetzeingänge R auf Null zurück. Beim Anlegen von L-Potential an den "Eingang Voreinstellbefehl" wird der Zähler auf die an den Dateneingängen anliegende Zahl p voreingestellt und angehalten, so lange das L-Potential anliegt.

Maximale Eingangsfrequenz: $f_{\max} = \frac{1}{59 \text{ ns} + n \cdot 26 \text{ ns} + m \cdot 37 \text{ ns}}$


Vorteil gegenüber a): Voreinstellung des Zählerstandes möglich

Nachteil gegenüber a): langsamer, denn bei gleichem Wert für z ist m um 1 größer, da im Ausgang des Dekoders ein zusätzlicher Inverter benötigt wird.


Im Beispiel eines Teilers 24:1 ist $n = 2$ und $m = 2$, somit $f_{\max} \approx 5,4 \text{ MHz}$ (worst case).

Hinweise zur Anwendung:

Diese Schaltungen werden verwendet, wenn zwecks einfacher Auswertung oder Anzeige des jeweiligen Zählerstandes der Zähler von Null bis zu einer vorgegebenen Zahl z zählen soll, also insbesondere zur Herstellung nichtdekadischer bzw. nichtbinärer Zähler.



Impulsverläufe:



(bei Verwendung eines 1/4 D 100 als Inverter und 1/2 D 274 als Flipflop)

Die Verwendung eines schnelleren Inverters bringt keine Vorteile, für Eingangsfrequenzen unter 15 MHz kann 1/2 D 174 als Flipflop eingesetzt werden, wobei sich unter worst-case-Bedingungen die gleiche maximale Eingangsfrequenz wie oben ergibt.

Mit $n = 2$ wird $f_{max} \approx 13,0$ MHz (worst case).

Vorteil: Höchstmögliche Eingangsfrequenz

Nachteil: Rückstellung erfolgt phasenverschoben gegenüber dem Weiterschalten der Zähler

Hinweise zur Anwendung:

Diese Schaltungen werden bei erhöhten Anforderungen an die Eingangsfrequenz verwendet, wobei die Entscheidung ob a) oder b) auch von den Verwendungsmöglichkeiten der freibleibenden Teile des D 100 bzw. D 174/D 274 in der Schaltung abhängen kann.

Schaltung a) eignet sich besonders zur Gewinnung von Untertakten aus einer zentralen Taktfrequenz durch an den Datenausgängen angeschlossene Dekoder.

Schaltung b) wird vorteilhaft nach einem schnellen Verteiler (2. Hälfte des D 274) eingesetzt, wobei der Inverter durch Anschluß des Takteingangs des D-Flipflop an den negierten Ausgang des Verteilers eingespart werden kann.

Das Tastverhältnis des Eingangssignals hat keinen Einfluß auf die maximale Eingangsfrequenz, so lange sowohl das H-Potential als auch das L-Potential jeweils mindestens 20 ns anliegen.

Schutzrechtssituation: Frei von Rechten Dritter