

Programmierbarer Frequenzteiler mit D 192, D 193

Wirkungsweise

Die synchronen dekadischen (D 192) und binären (D 193) Vor- und Rückwärtszähler der TTL-D-10-Reihe sind über ihre Dateneingänge im BCD-Kode programmierbar (Eingang auf $H \triangleq \log. 1$, Eingang auf $L \triangleq \log. 0$) und gestatten dadurch einen einfachen Aufbau programmierbarer Frequenzteiler. Jede L-H-Flanke an den Zähleingängen (TV, TR) stellt den Zähler um 1 vor oder zurück (Bild 1). Durch interne Dekoder wird beim Erreichen des Zählerstandes 9 (D 192) bzw. 15 (D 193) beim Vorwärtszählen bzw. des Zählerstandes 0 beim Rückwärtszählen der nächste L-Potentialimpuls am Zähleingang auf den sonst auf H-Potential liegenden jeweiligen Übertragungsausgang (C, B) durchgeschaltet. Die an den Dateneingängen anliegende Information wird durch L-Potential am Ladeeingang in den Zähler übernommen. Solange das L-Potential anliegt, ist der Zähler gesperrt und bleibt auf dem einprogrammierten Stand stehen. Solange am Rückstelleingang H-Potential anliegt, bleibt der Zähler auf Null stehen.




Bild 1

Hinweise zur Anwendung

Je nach den folgenden Aufgabenstellungen für einen Frequenzteiler

- soll der Zählerstand ausgewertet oder angezeigt werden und in welcher Form
 - welche maximale Eingangsfrequenz ist erforderlich
 - wird eine Voreinstellung des Zählerstandes gewünscht
- ergeben sich verschiedene Schaltungen mit
- Verwendung interner oder externer Dekoder zur Gewinnung des Lade- bzw. Rückstellimpulses
 - Programmierung des Zählers durch externe Dekoder oder über die Dateneingänge
 - Gewinnung des Ladeimpulses aus dem Übertragsimpuls direkt oder mit zusätzlichen Schaltungen.

In den folgenden Applikationsbeispielen sind derartige Schaltungen aufgeführt, wobei jeweils für den ungünstigsten Fall (worst case) die maximale Eingangsfrequenz ermittelt wurde. Bei günstigem Aufbau nach HF-technischen Gesichtspunkten erreicht man mit Schaltkreisen aus der DDR-Fertigung um 10...50% höhere Eingangsfrequenzen. Teilverhältnisse über 10 : 1 bzw. 16 : 1 erreicht man durch Kettenschaltung mehrerer Zähler, d.h., der Übertragungsausgang eines Zählers wird mit dem entsprechenden Zähleingang des Zählers für die nächsthöhere Dekade verbunden (sog. asynchroner Zählbetrieb). Nicht benötigte Eingänge (außer R) sind auf H-Potential zu legen, ein nicht benötigter Rückstelleingang ist mit Masse zu verbinden.

Applikationsbeispiel: Frequenzteiler mit Programmierung und Rückstellung über externe Dekoder

Wirkungsweise

Der Zähler zählt von Null aus vorwärts und wird beim Erreichen der durch den Dekoder vorgegebenen Zahl z auf Null zurückgesetzt.

Vorteil

An die Datenausgänge anschließbare BCD-zu-Sieben-segmentdekoder bzw. BCD-zu-1-aus-10-Dekoder erlauben eine unkomplizierte, direkte Anzeige des Zählerstandes.

Nachteile

- Erhöhter Aufwand durch externen Dekoder
- nur durch Dekoderumbau umzuprogrammieren
- relativ langsam

Teilverhältnis $t = z$ (durch Dekoder vorgegeben)

a) ohne Voreinstellung

Beim Erreichen des Zählerstandes z gibt der Dekoder L-Potential ab und setzt über die Ladeeingänge S die Zähler auf die an den Dateneingängen anliegende Null (Dateneingänge mit Masse verbunden) zurück (Bild 2).

Maximale Eingangsfrequenz:

$$f_{max} = \frac{1}{63ns + n \cdot 26ns + m \cdot 37ns}$$

n = Anzahl der in die Rückstellung einbezogenen D 192, D 193

n = Anzahl der durch ein Signal im Dekoder maximal zu durchlaufenden Gatter (D 100 bis D 130)

Im Beispiel eines Teilers 60 : 1 ist n = 1 und m = 1, somit $f_{max} \approx 7,9$ MHz (worst case).

b) mit Voreinstellung

Beim Erreichen des Zählerstandes z gibt der Dekoder H-Potential ab und setzt die Zähler über die Rücksetzeingänge





Bild 2



R auf Null zurück. Beim Anlegen von L-Potential an den Eingang „Voreinstellbefehl“ wird der Zähler auf die an den Dateneingängen anliegende Zahl p voreingestellt und angehalten, solange das L-Potential anliegt (Bild 3).

Maximale Eingangsfrequenz:

$$f_{\max} = \frac{1}{59 \text{ ns} + n \cdot 26 \text{ ns} + m \cdot 37 \text{ ns}}$$

Vorteil gegenüber a): Voreinstellung des Zählerstandes möglich

Nachteil gegenüber a): langsamer, denn bei gleichem Wert für z ist m um 1 größer, da im Ausgang des Dekoders ein zusätzlicher Inverter benötigt wird.

Im Beispiel eines Teilers 24 : 1 ist n = 2 und m = 2, somit $f_{\max} \approx 5,4 \text{ MHz}$ (worst case).

Hinweise zur Anwendung

Diese Schaltungen werden verwendet, wenn zur einfachen Auswertung oder Anzeige des jeweiligen Zählerstandes der Zähler von Null bis zu einer vorgegebenen Zahl z zählen soll, also insbesondere zur Herstellung nichtdekadischer bzw. nichtbinärer Zähler.

Die Schaltung b) ist zu verwenden, wenn zusätzlich eine Voreinstellungsmöglichkeit des Zählers benötigt wird.

Albrecht Hermann
Rundfunk- und Fernsehtechnisches Zentralamt

Frequenzteiler mit direkter Rückstellung durch Rückführung des Übertrags auf den Ladeeingang

Wirkungsweise

Beim Erreichen des Zählerstandes 0 – Rückwärtszählen – bzw. 9 in allen D 192 (15 in allen D 193) – Vorwärtszählen – wird am Übertragsausgang des letzten Zählers L-Potential ausgegeben, das über die Ladeeingänge (S) die Zähler auf die an den Dateneingängen vorprogrammierte Zahl z setzt, von der aus der Zähler erneut zu zählen beginnt.

Vorteile

- geringster Bauelementeaufwand
- einfach zu programmieren

Nachteil

relativ langsam

Teilverhältnis $t = z$ (beim Rückwärtszählen)

$$t = 10^n - 1 - z \text{ (beim Vorwärtszählen mit D 192)}$$

$$t = 16^n - 1 - z \text{ (beim Vorwärtszählen mit D 193)}$$

Die maximale Eingangsfrequenz wird durch die minimale Dauer t_L des L-Potentials während einer Periode der Eingangsfrequenz bestimmt:


$$t_{L, \min} = 40 \text{ ns} + n \cdot 24 \text{ ns}$$

n = Anzahl der Schaltkreise D 192, D 193 im Zähler

Die höchste Eingangsfrequenz wird mit einem unsymmetrischen Tastverhältnis des Eingangssignals mit möglichst kurzer Dauer t_H des Hochpotentials während einer Periode der Eingangsfrequenz erreicht, dabei darf $t_{H, \min} = 20 \text{ ns}$ nicht unterschritten werden.

Mit n = 2 und Tastverhältnis 1 : 1 wird z. B.

$$f_{\max} = \frac{1}{2(40 + 2 \cdot 24) \text{ ns}} \approx 5,7 \text{ MHz (worst case)}$$



mit optimal unsymmetrischem Tastverhältnis wird bei n = 2

$$f_{\max} = \frac{1}{20 \text{ ns} + (40 + 2 \cdot 24) \text{ ns}} \approx 9,3 \text{ MHz (worst case)}$$

Hinweise zur Anwendung

Diese Schaltung ist die am wenigsten aufwendige und daher zuverlässigste Schaltung für programmierbare Frequenzteiler ohne besondere Anforderungen an die Auswertung des jeweiligen Zählerstandes oder die maximale Eingangsfrequenz. Um auch langsam ladende Zähler in der Kette sicher zu programmieren, kann der Ausgang B des letzten Zählers mit C = 100...470 pF belastet werden.

Albrecht Hermann
Rundfunk- und Fernsehtechnisches Zentralamt